

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant:

Hitoshi IRINO

Title:

SEMICONDUCTOR PROTECTION ELEMENT, SEMICONDUCTOR

DEVICE AND METHOD FOR MANUFACTURING SAME

Appl. No.:

10/796,999

Filing Date: 03/11/2004

Examiner:

Unassigned

Art Unit:

Unassigned

CLAIM FOR CONVENTION PRIORITY

Commissioner for Patents PO Box 1450 Alexandria, Virginia 22313-1450

Sir:

The benefit of the filing date of the following prior foreign application filed in the following foreign country is hereby requested, and the right of priority provided in 35 U.S.C. § 119 is hereby claimed.

In support of this claim, filed herewith is a certified copy of said original foreign application:

> Japanese Patent Application No. 2003-066161 filed 03/12/2003.

> > Respectfully submitted,

Date: April 30, 2004

FOLEY & LARDNER LLP Customer Number: 22428 Telephone: (202) 672-5407

Facsimile:

(202) 672-5399

David A. Blumenthal Attorney for Applicant

Registration No. 26,257

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 3月12日

出願番号 Application Number:

特願2003-066161

[ST. 10/C]:

[JP2003-066161]

出 願 人
Applicant(s):

NECエレクトロニクス株式会社

2004年 1月15日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

74520006

【提出日】

平成15年 3月12日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 29/78

【発明者】

3,

【住所又は居所】 神奈川県川崎市中原区下沼部1753番地

NECエレクトロニクス株式会社内

【氏名】

入野 仁

【特許出願人】

【識別番号】

302062931

【氏名又は名称】 NECエレクトロニクス株式会社

【代理人】

【識別番号】

100096105

【弁理士】

【氏名又は名称】 天野 広

【電話番号】

03(5484)2241

【手数料の表示】

【予納台帳番号】

038830 -

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0216506

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体素子、半導体装置及びそれらの製造方法

【特許請求の範囲】

【請求項1】 第一の不純物濃度を有する第一領域と、前記第一の不純物濃度よりも高い第二の不純物濃度を有する第二領域と、を有する半導体基板と、

前記第二領域の表面に接して形成されたシリサイド層と、

を備える半導体素子であって、

前記第一領域及び前記第二領域は前記シリサイド層に覆われていない第一表面 領域及び第二表面領域をそれぞれ有しており、

前記第一表面領域は二つの前記第二表面領域に挟まれるように形成されており

前記シリサイド層は、前記第二表面領域が前記第一表面領域と連続し、かつ、 前記第二表面領域が露出するように形成されており、

前記シリサイド層は低抵抗領域を、前記第二表面領域は中抵抗領域を、前記第 一表面領域は高抵抗領域をそれぞれ形成している半導体素子。

【請求項2】 第一の不純物濃度を有する第一領域と、前記第一の不純物濃度よりも高い第二の不純物濃度を有する第二領域と、を有する半導体基板と、

前記第二領域の表面に接して部分的に形成されたシリサイド層と、

を備える半導体素子であって、

前記第一領域は前記半導体基板の表面に露出する露出領域を有しており、

前記シリサイド層は、前記第二領域の一部が前記露出領域に対して連続的に露 出する第二露出領域を有するように形成されており、

前記露出領域は二つの前記第二領域に挟まれており、

前記シリサイド層は低抵抗領域を、前記第二領域のうち前記半導体基板の表面 に露出している領域は中抵抗領域を、前記第一領域の前記露出領域は高抵抗領域 をそれぞれ形成している半導体素子。

【請求項3】 前記第一領域はウェル領域からなるものであることを特徴と する請求項2に記載の半導体素子。

【請求項4】 第一の不純物濃度を有する第一領域と、前記第一の不純物濃

2/

度よりも高い第二の不純物濃度を有する第二領域と、を有する半導体基板と、

前記第二領域の表面に接して部分的に形成されたシリサイド層と、

を備える半導体素子であって、

前記第一領域はウェル領域からなり、

前記第一領域上には、前記第一の不純物濃度よりも高く、かつ、前記第二の不 純物濃度よりも低い第三の不純物濃度を有する第三領域が形成されており、

前記第三領域は、二つの前記第二領域に挟まれ、かつ、前記半導体基板の表面に露出する露出領域を形成するとともに、前記第三領域は前記半導体基板の表面において前記第二領域と重なり合って形成されており、

前記シリサイド層は、前記第二領域の一部が前記露出領域に対して連続的に露 出する第二露出領域を有するように形成されており、

前記シリサイド層は低抵抗領域を、前記第二領域のうち前記半導体基板の表面 に露出している領域は中抵抗領域を、前記第三領域の前記露出領域は高抵抗領域 をそれぞれ形成している半導体素子。

【請求項5】 前記第一領域は、前記半導体基板の表面に形成され、かつ、前記半導体基板の表面において前記第二領域と重なり合って形成されていることを特徴とする請求項2に記載の半導体素子。

【請求項6】 前記第一領域の前記第一の不純物濃度は、前記半導体基板に ウェル領域を形成したと仮定した場合に、前記ウェル領域の不純物濃度よりも高 いことを特徴とする請求項5に記載の半導体素子。

【請求項7】 前記第一表面領域または前記露出領域上にはフィールド酸化 膜が形成されていることを特徴とする請求項1乃至6の何れか一項に記載の半導 体素子。

【請求項8】 前記第一表面領域上または前記露出領域上にはゲート電極構造が形成されていることを特徴とする請求項1乃至6の何れか一項に記載の半導体素子。

【請求項9】 前記第二露出領域は前記露出領域と同等の表面長さ、または、前記露出領域の表面長さよりも大きい表面長さを有していることを特徴とする請求項2乃至6の何れか一項に記載の半導体素子。

【請求項10】 前記第二露出領域の表面長さは前記第二領域の深さと等しいか、または、前記第二領域の深さよりも大きいことを特徴とする請求項2乃至6及び9の何れか一項に記載の半導体素子。

【請求項11】 半導体基板に不純物を注入し、第一の不純物濃度を有する 第一領域を形成する第一の過程と、

前記半導体基板の表面において、前記第一領域の両側に、前記第一の不純物濃度よりも高い不純物濃度を有する第二領域を形成する第二の過程と、

前記第二領域の表面に接してシリサイド層を形成する第三の過程と、 を備え、

前記第三の過程においては、前記第一領域及び前記第二領域は前記シリサイド 層に覆われていない第一表面領域及び第二表面領域をそれぞれ有し、前記第一表 面領域は二つの前記第二表面領域に挟まれるように、前記シリサイド層が形成さ れ、

前記シリサイド層は低抵抗領域を、前記第二表面領域は中抵抗領域を、前記第 一表面領域は高抵抗領域をそれぞれ形成するものである半導体素子の製造方法。

【請求項12】 半導体基板に不純物を注入し、第一の不純物濃度を有する 第一領域を形成する過程と、

前記第一領域が前記半導体基板の表面に露出する露出領域を有するように、前記露出領域の両側に、かつ、前記半導体基板の表面において、前記第一の不純物 濃度よりも高い不純物濃度を有する第二領域を形成する過程と、

前記第二領域の一部が前記第一領域の前記露出領域に対して連続的に露出する 第二露出領域を有するように、前記第二領域の表面に接してシリサイド層を形成 する過程と、

を備え、

前記シリサイド層は低抵抗領域を、前記第二領域のうち前記半導体基板の表面 に露出している領域は中抵抗領域を、前記第一領域の露出領域は高抵抗領域をそれぞれ形成するものである半導体素子の製造方法。

【請求項13】 半導体基板に不純物を注入し、第一の不純物濃度を有する 第一領域を形成する過程と、 前記半導体基板の表面において前記第一領域と重なり合うように、前記第一の 不純物濃度よりも高い不純物濃度を有する第三領域を形成する過程と、

前記第三領域が前記半導体基板の表面に露出する露出領域を有するように、前 記露出領域の両側に、かつ、前記半導体基板の表面において、前記第三領域の不 純物濃度よりも高い不純物濃度を有する第二領域を形成する過程と、

前記第二領域の一部が前記第一領域の前記露出領域に対して連続的に露出する 第二露出領域を有するように、前記第二領域の表面に接してシリサイド層を形成 する過程と、

を備え、

前記シリサイド層は低抵抗領域を、前記第二領域のうち前記半導体基板の表面 に露出している領域は中抵抗領域を、前記第三領域の露出領域は高抵抗領域をそれぞれ形成するものである半導体素子の製造方法。

【請求項14】 前記第二領域は、前記半導体基板の表面において、前記第一領域と重なり合って形成されることを特徴とする請求項12に記載の半導体素子の製造方法。

【請求項15】 前記第一領域の前記第一の不純物濃度は、前記半導体基板にウェル領域を形成したと仮定した場合に、前記ウェル領域の不純物濃度よりも高いことを特徴とする請求項14に記載の半導体素子の製造方法。

【請求項16】 前記第二露出領域は前記露出領域と同等の表面長さ、または、前記露出領域の表面長さよりも大きい表面長さを有するように形成されることを特徴とする請求項12乃至15の何れか一項に記載の半導体素子の製造方法

【請求項17】 前記第二露出領域の表面長さは前記第二領域の深さと等しいか、または、前記第二領域の深さよりも大きくなるように形成されることを特徴とする請求項12乃至16の何れか一項に記載の半導体素子の製造方法。

【請求項18】 第一の不純物濃度を有する第一領域と、前記第一の不純物 濃度よりも高い第二の不純物濃度を有する第1、第2及び第3の第二領域と、を 有する半導体基板と、

前記第1乃至第3の第二領域の表面に接して形成されたシリサイド層と、

前記第1の第二領域の表面に接して形成されたシリサイド層上に形成されたソ - ス電極及びドレイン電極の何れか一方と、

前記第1及び第2の第二領域の表面に接して形成されたシリサイド層の間に形成されたゲート電極と、

前記第3の第二領域の表面に接して形成されたシリサイド層上に形成されたソース電極及びドレイン電極の他方と、

を備える半導体装置であって、

前記第一領域、前記第2の第二領域及び前記第3の第二領域は前記第2及び第3の第二領域の表面に接して形成された前記シリサイド層の間において前記シリサイド層に覆われていない第一表面領域、第2の第二表面領域及び第3の第二表面領域をそれぞれ有しており、

前記第一表面領域は前記第2及び第3の第二表面領域に挟まれるように形成されており、

前記シリサイド層は、前記第2及び第3の第二表面領域が前記第一表面領域と連続し、かつ、前記第2及び第3の第二表面領域が露出するように形成されており、

前記シリサイド層は低抵抗領域を、前記第二表面領域は中抵抗領域を、前記第 一表面領域は高抵抗領域をそれぞれ形成している半導体装置。

【請求項19】 第一の不純物濃度を有する第一領域と、前記第一の不純物 濃度よりも高い第二の不純物濃度を有する第1、第2及び第3の第二領域と、を 有する半導体基板と、

前記第1乃至第3の第二領域の表面に接して形成されたシリサイド層と、

前記第1の第二領域の表面に接して形成されたシリサイド層上に形成されたソ - ス電極及びドレイン電極の何れか一方と、

前記第1及び第2の第二領域の表面に接して形成されたシリサイド層の間に形成されたゲート電極と、

前記第3の第二領域の表面に接して形成されたシリサイド層上に形成されたソ ース電極及びドレイン電極の他方と、

を備える半導体装置であって、

前記第一領域は前記第2及び第3の第二領域の間において前記半導体基板の表 面に露出する露出領域を有しており、

前記シリサイド層は、前記第2及び第3の第二領域が前記露出領域に対して連 続的に露出する第二露出領域を有するように形成されており、

前記露出領域は二つの前記第二領域に挟まれており、

前記シリサイド層は低抵抗領域を、前記第2及び第3の第二領域のうち前記半 導体基板の表面に露出している領域は中抵抗領域を、前記第一領域の前記露出領 域は高抵抗領域をそれぞれ形成している半導体装置。

【請求項20】 前記第一領域はウェル領域からなるものであることを特徴 とする請求項19に記載の半導体装置。

【請求項21】 第一の不純物濃度を有する第一領域と、前記第一の不純物 濃度よりも高い第二の不純物濃度を有する第1、第2及び第3の第二領域と、前 記第一の不純物濃度よりも高く、かつ、前記第二の不純物濃度よりも低い不純物 濃度を有する第三領域と、を有する半導体基板と、

前記第1乃至第3の第二領域の表面に接して形成されたシリサイド層と、

前記第1の第二領域の表面に接して形成されたシリサイド層上に形成されたソ ース電極及びドレイン電極の何れか一方と、

前記第1及び第2の第二領域の表面に接して形成されたシリサイド層の間に形 成されたゲート電極と、

前記第3の第二領域の表面に接して形成されたシリサイド層上に形成されたソ ース電極及びドレイン電極の他方と、

を備える半導体装置であって、

前記第一領域はウェル領域からなり、

前記第三領域は前記第一領域上に形成されており、

前記第三領域は前記第2及び第3の第二領域の間において前記半導体基板の表 面に露出する前記露出領域を形成するとともに、前記第三領域は前記半導体基板 の表面において前記第二領域と重なり合って形成されており、

前記シリサイド層は、前記第2及び第3の第二領域が前記露出領域に対して連 続的に露出する第二露出領域を有するように形成されており、

前記シリサイド層は低抵抗領域を、前記第二領域のうち前記半導体基板の表面 に露出している領域は中抵抗領域を、前記第一領域の前記露出領域は高抵抗領域 をそれぞれ形成している半導体装置。

【請求項22】 前記第一領域は、前記半導体基板の表面に形成され、かつ、前記半導体基板の表面において前記第二領域と重なり合って形成されていることを特徴とする請求項19に記載の半導体装置。

【請求項23】 前記第一領域の前記第一の不純物濃度は、前記半導体基板にウェル領域を形成したと仮定した場合に、前記ウェル領域の不純物濃度よりも高いことを特徴とする請求項22に記載の半導体装置。

【請求項24】 前記第一表面領域上または前記露出領域上にはフィールド酸化膜が形成されていることを特徴とする請求項18乃至23の何れか一項に記載の半導体装置。

【請求項25】 前記第一表面領域上または前記露出領域上にはゲート電極構造が形成されていることを特徴とする請求項18乃至23の何れか一項に記載の半導体装置。

【請求項26】 前記第二露出領域は前記露出領域と同等の表面長さ、または、前記露出領域の表面長さよりも大きい表面長さを有していることを特徴とする請求項19乃至25の何れか一項に記載の半導体装置。

【請求項27】 前記第二露出領域の表面長さは前記第二領域の深さと等しいか、または、前記第二領域の深さよりも大きいことを特徴とする請求項19乃至26の何れか一項に記載の半導体装置。

【請求項28】 半導体基板に不純物を注入し、第一の不純物濃度を有する 第一領域を形成する第一の過程と、

前記第一の不純物濃度よりも高い不純物濃度を有する第1、第2及び第3の第 二領域を前記半導体基板に形成する過程であって、前記第2及び第3の第二領域 は、前記第一領域の両側に、かつ、前記半導体基板の表面において形成されるも のである過程と、

前記第一領域、前記第2の第二領域及び前記第3の第二領域がシリサイド層に 覆われていない第一表面領域及び第二表面領域をそれぞれ有し、前記第一表面領 域は二つの前記第二表面領域に挟まれるように、前記第1乃至第3の第二領域の 表面に接してシリサイド層を形成する過程と、

前記第1及び第2の第二領域の表面に接して形成された前記シリサイド層の間 にゲート電極を形成する過程と、

前記第1の第二領域の表面に接して形成された前記シリサイド層上にソース電 極及びドレイン電極の何れか一方を、前記第3の第二領域の表面に接して形成さ れた前記シリサイド層上に他方を形成する過程と、

を備え、

前記シリサイド層は低抵抗領域を、前記第二表面領域は中抵抗領域を、前記第 一表面領域は高抵抗領域をそれぞれ形成するものである半導体装置の製造方法。

【請求項29】 半導体基板に不純物を注入し、第一の不純物濃度を有する 第一領域を形成する過程と、

前記第一の不純物濃度よりも高い不純物濃度を有する第1、第2及び第3の第 二領域を前記半導体基板に形成する過程であって、前記第2及び第3の第二領域 は、前記第一領域が前記半導体基板の表面に露出する露出領域を有するように、 前記露出領域の両側に、かつ、前記半導体基板の表面において形成されるもので ある過程と、

前記第2及び第3の第二領域が前記第一領域の前記露出領域に対して連続的に 露出する第二露出領域を有するように、前記第1乃至第3の第二領域の表面に接 してシリサイド層を形成する過程と、

前記第1及び第2の第二領域の表面に接して形成された前記シリサイド層の間 にゲート電極を形成する過程と、

前記第1の第二領域の表面に接して形成された前記シリサイド層上にソース電 極及びドレイン電極の何れか一方を、前記第3の第二領域の表面に接して形成さ れた前記シリサイド層上に他方を形成する過程と、

を備え、

前記シリサイド層は低抵抗領域を、前記第二領域のうち前記半導体基板の表面 に露出している領域は中抵抗領域を、前記第一領域の露出領域は高抵抗領域をそ れぞれ形成するものである半導体装置の製造方法。

【請求項30】 半導体基板に不純物を注入し、第一の不純物濃度を有する 第一領域を形成する過程と、

前記半導体基板の表面において前記第一領域と重なり合うように、前記第一の 不純物濃度よりも高い不純物濃度を有する第三領域を形成する過程と、

前記第三領域の不純物濃度よりも高い不純物濃度を有する第1、第2及び第3 の第二領域を前記半導体基板に形成する過程であって、前記第2及び第3の第二 領域は、前記第三領域が前記半導体基板の表面に露出する露出領域を有するよう に、前記露出領域の両側に、かつ、前記半導体基板の表面において、形成される ものである過程と、

前記第2及び第3の第二領域が前記第一領域の前記露出領域に対して連続的に 露出する第二露出領域を有するように、前記第1乃至第3の第二領域の表面に接 してシリサイド層を形成する過程と、

前記第1及び第2の第二領域の表面に接して形成された前記シリサイド層の間 にゲート電極を形成する過程と、

前記第1の第二領域の表面に接して形成された前記シリサイド層上にソース電 極及びドレイン電極の何れか一方を、前記第3の第二領域の表面に接して形成さ れた前記シリサイド層上に他方を形成する過程と、

を備え、

前記シリサイド層は低抵抗領域を、前記第二領域のうち前記半導体基板の表面 に露出している領域は中抵抗領域を、前記第三領域の露出領域は高抵抗領域をそ れぞれ形成するものである半導体装置の製造方法。

【請求項31】 前記第二領域は、前記半導体基板の表面において、前記第 一領域と重なり合って形成されることを特徴とする請求項29に記載の半導体装 置の製造方法。

【請求項32】 前記第一領域の前記第一の不純物濃度は、前記半導体基板 にウェル領域を形成したと仮定した場合に、前記ウェル領域の不純物濃度よりも 高いことを特徴とする請求項31に記載の半導体装置の製造方法。

【請求項33】 前記第二露出領域は前記露出領域と同等の表面長さ、また は、前記露出領域の表面長さよりも大きい表面長さを有するように形成されるこ

とを特徴とする請求項29乃至32の何れか一項に記載の半導体装置の製造方法。

【請求項34】 前記第二露出領域の表面長さは前記第二領域の深さと等しいか、または、前記第二領域の深さよりも大きくなるように形成されることを特徴とする請求項29乃至33の何れか一項に記載の半導体装置の製造方法。

【請求項35】 前記第一表面領域上または前記露出領域上にフィールド酸化膜を形成する過程をさらに備えることを特徴とする請求項28乃至34の何れか一項に記載の半導体装置の製造方法。

【請求項36】 前記第一表面領域上または前記露出領域上にゲート電極構造を形成する過程をさらに備えることを特徴とする請求項28乃至34の何れか一項に記載の半導体装置の製造方法。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、半導体素子、半導体装置及びそれらの製造方法に関し、特に、静電気破壊(Electrostatic Discharge:ESD)から半導体素子または半導体装置を保護する静電気保護回路を形成している半導体素子、半導体装置及びそれらの製造方法に関する。

[0002]

【従来の技術】

近年においては、半導体素子の微細化の要求に伴い、ソース領域及びドレイン 領域を形成する不純物拡散層を浅く形成することが必要になってきた。

[0003]

しかしながら、不純物拡散層を浅く形成することは、ソース領域及びドレイン 領域の高抵抗化をもたらし、トランジスタの電流駆動能力を著しく劣化させる原 因となっている。

 $[0\ 0\ 0\ 4]$

このような問題を解決するために、ソース領域及びドレイン領域上に選択的に シリサイド層を形成し、ソース領域及びドレイン領域の抵抗を低下させた構造の トランジスタが提案されている。このような構造は一般にサリサイド構造と呼ばれている。

[0005]

このサリサイド構造はソース領域及びドレイン領域を低抵抗化することが可能 であるが、静電気に対して極めて弱いという問題を有している。

[0006]

一般に、集積回路が静電気に対する耐性を得るためには、以下の二つの条件が 必須となる。

[0007]

(1)集積回路上に搭載した保護素子が静電気を効率よく除去し、保護する対象となる素子に静電気による過電圧及び過電流を伝えないこと。

[0008]

(2)集積回路上に搭載した保護素子自体が静電気に対して耐性を有していること。

[0009]

サリサイド構造を有する集積回路においては上記の(2)が大きな問題となる。保護素子の静電気に対する耐性は、ドレインからソースまでの抵抗値の分布により決定される。他の領域に比べて局所的に抵抗値が大きい領域が存在すると、その領域に局所的に熱が発生し、静電破壊を起こす確率が大きくなる。

$[0\ 0\ 1\ 0]$

サリサイド構造を有するトランジスタにおいては、前述したように、ソース及びドレイン領域にシリサイドを配置して極端に抵抗を低下させているため、トランジスタのゲート両端に分布しているLDD注入領域からチャネル領域にかけて局所的な熱が発生し、その結果、サリサイド構造を有しないトランジスタと比較して、静電気に対する耐性は著しく低下する。

[0011]

このような問題点を解決するため、種々の半導体装置が提案されている。

$[0\ 0\ 1\ 2]$

図26は、その第一の例として、特許第2773220号公報(特許文献1)

に記載された半導体装置200の断面図を示す。

[0013]

半導体装置 200は、P型基板 201を備えており、P型基板 201の表面には、N+拡散層 202と、N+拡散層 202よりも不純物濃度が低いLDD(Lightly Doped Drain)注入層 203とが重なり合って形成されている。

[0014]

N+拡散層 2 0 2 上には第 1 乃至第 3 のシリサイド層 2 0 4 a、 2 0 4 b、 2 0 4 c が選択的に形成されている。第 1 のシリサイド層 2 0 4 a 上にはソース電極 2 0 5 が形成され、第 3 のシリサイド層 2 0 4 c 上にはドレイン電極 2 0 6 がそれぞれ形成されている。

[0015]

第1のシリサイド層204aと第2のシリサイド層204bとの間には、P型基板201上にゲート絶縁膜207(ゲート絶縁膜207の下方にはLDD注入層203は形成されていない)が形成されており、ゲート絶縁膜207上にはゲート電極208が形成されている。ゲート電極208の周囲はサイドウォール209で囲まれている。

$[0\ 0\ 1\ 6]$

図27は、第二の例として、米国特許第6479870号公報(特許文献2) に記載された半導体装置210の断面図を示す。

$[0\ 0\ 1\ 7]$

図27に示した半導体装置210は、図26に示した半導体装置200と比較して、第2のシリサイド層204bと第3のシリサイド層204cとの間にはP型基板201の表面にNウェル211が形成されている点と、第2のシリサイド層204bと第3のシリサイド層204cとの間においてはLDD注入層203及びN+拡散層202が形成されず、その代わりに、フィールド酸化膜212が形成されている点と、が相違している。

[0018]

図28は、第三の例として、米国特許第5637902号公報(特許文献3)

に記載された半導体装置220の断面図を示す。

[0019]

図28に示した半導体装置220は、図26に示した半導体装置200と比較して、第2のシリサイド層204bと第3のシリサイド層204cとの間にはP型基板201の表面にNウェル221が形成されている点と、第2のシリサイド層204bと第3のシリサイド層204cとの間においてはLDD注入層203及びN+拡散層202が形成されず、その代わりに、ゲート酸化膜とゲート電極とサイドウォールとからなるゲート電極構造222が形成されている点と、が相違している。

[0020]

図26、図27及び図28に示した半導体装置200、210及び220はいずれも、第2のシリサイド層204bと第3のシリサイド層204cとの間にシリサイド層を形成しない領域230a、230b、230cを有している。このように、シリサイド層を形成しない領域230a、230b、230cを設けることにより、配線材(図示せず)からソース電極及びドレイン電極の各端部までの間の抵抗を一様にすることが可能になり、静電気に対する耐性を高めることが可能であるとされている。

 $[0\ 0\ 2\ 1]$

【特許文献1】

特許第2773220号公報(特開平20271673号公報) (第1図(a))

[0022]

【特許文献2】

米国特許第6479870号公報

[0023]

【特許文献3】

米国特許第5637902号公報

[0024]

【発明が解決しようとする課題】

図26に示した半導体装置200においては、高濃度の不純物が注入された領域であるN+拡散層202上にはシリサイド層204b、204cが形成されていない領域230aが設けられており、シリサイド層204b、204cが低抵抗領域を形成するのに対して、領域230aは中抵抗領域を形成している。

[0025]

また、図27に示した半導体装置210及び図28に示した半導体装置220においては、Nウェル211、221またはLDD注入層203などの低濃度の不純物を注入した領域を高抵抗領域として機能させている。

[0026]

しかしながら、図26に示した半導体装置200においては、シリサイド化されていない領域230aの直下に高濃度の不純物を注入したN+拡散層202が存在するため、半導体装置200の単位面積あたりの抵抗値は小さい。このため、半導体装置200のように、抵抗値が小さい領域のみからなる抵抗素子を構成した場合、所望の抵抗値を得るためには、抵抗素子ひいては領域230aの面積をその抵抗値に応じて大きくしなければならず、半導体素子を小さな面積で製造することが不可能となり、近年の半導体素子の微細化の要求に応えることができない。

[0027]

この点、図27に示した半導体装置210及び図28に示した半導体装置22 0のように、高抵抗領域で抵抗素子を構成した場合、半導体素子200の場合と は異なり、半導体素子の小面積化を図ることは可能であるが、静電気の印加によ り大きな電流が流れたときに、抵抗素子そのものが破壊されやすいという問題点 を有している。

[0028]

以下、この問題点を図29を参照して説明する。図29(A)は、図27に示した半導体装置210のうちフィールド酸化膜212及びその周辺の領域を示す断面図であり、図29(B)は、図29(A)に示した領域に対応する位置と、印加される電圧との関係を示すグラフである。

[0029]

図29 (B) から明らかであるように、静電気の印加に起因して大きな電流が流れると、高抵抗領域230bにおいて、電圧はV1からV2まで降下し、急激な電圧降下が発生する。このため、高抵抗領域230bに発熱が集中し、高抵抗領域230bにおいて局所的な発熱が起こる。特に、半導体素子の小面積化を図るため、高抵抗領域230bは小さな面積を有するものとして形成されているため、単位面積当たりの発熱量は極めて大きくなり、その結果、抵抗素子そのものが熱的に破壊されてしまう確率が極めて大きくなる。

[0030]

本発明は、以上のような従来の半導体素子における問題点に鑑みてなされたものであり、半導体素子の面積を拡大することなく、静電気が印加されても高抵抗領域に発熱集中が生じない半導体素子、半導体装置及びそれらの製造方法を提供することを目的とする。

[0031]

【課題を解決するための手段】

この目的を達成するため、本発明は、高抵抗領域と、高抵抗領域を取り囲む中抵抗領域と、シリサイド層からなる低抵抗領域とを備える半導体素子あるいはこのような半導体素子を含む半導体装置を提供する。例えば、高抵抗領域及び中抵抗領域はいずれも基板の表面に露出している。

[0032]

本発明に係る半導体素子によれば、半導体素子の抵抗値が位置に応じて段階的に変化し、高抵抗領域に発熱が集中することがない。従って、従来の半導体素子のように高抵抗領域のみで抵抗素子を形成する場合と比較して、静電気破壊に対する耐性をより高くすることができる。

[0033]

さらに、本発明に係る半導体素子においては、抵抗素子は、高抵抗領域、中抵抗領域及び低抵抗領域の3種類の抵抗領域から形成されているため、抵抗素子を 低抵抗領域または中抵抗領域のみから形成した半導体素子と比較して、所望の抵 抗値をより小さい領域で達成することができるため、半導体素子全体の面積を小 さくすることが可能である。

[0034]

このように、本発明に係る半導体素子によれば、3種類の抵抗領域が混在することにより、小面積でありながら、静電気破壊(ESD)に対する高い耐性を有する抵抗素子もしくは静電気保護回路を形成することができる。

[0035]

【発明の実施の形態】

(第一の実施形態)

図1は、本発明の第一の実施形態に係る半導体素子10の断面図である。

[0036]

半導体素子10は、P型半導体基板11と、P型半導体基板11上に形成されたシリサイド層12と、を備えている。

[0037]

P型半導体基板11には、比較的低濃度である第一の不純物濃度を有する第一領域としてのNウェル13と、Nウェル13の第一の不純物濃度よりも高い第二の不純物濃度を有する第二領域としての二つのN+拡散層14と、が形成されている。第一領域としてのNウェル13及び第二領域としての二つのN+拡散層14はシリサイド層12に覆われていない第一表面領域及び第二表面領域をそれぞれ有している。Nウェル13の第一表面領域はP型半導体基板11の表面に露出している露出領域13Rを囲むようにして、第二露出領域14Rとして、P型半導体基板11の表面に形成されている。

[0038]

シリサイド層12は、第二領域としてのN+拡散層14上にそれぞれ形成されており、N+拡散層14の一部が露出領域13Rと連続して露出する第二露出領域14Rをなすように形成されている。

[0039]

第一の不純物濃度(Nウェル13の不純物濃度)及び第二の不純物濃度(N+拡散層14の不純物濃度)の一例を以下に示す。

[0040]

第一の不純物濃度:1E13乃至2E13 (cm-2)

第二の不純物濃度:1E15乃至6E15 (cm-2)

また、第二露出領域14RのP型半導体基板11の表面上における全長(以下、「表面長さ」と呼ぶ)2Wは露出領域13RのP型半導体基板11の表面上における長さ(表面長さ)Sよりも小さくないように形成されている。すなわち、第二露出領域14Rの表面長さ2Wは露出領域13Rの表面長さSとほぼ等しいか、あるいは、第二露出領域14Rの表面長さ2Wは露出領域13Rの表面長さSよりも大きい。

[0041]

すなわち、2W≒Sまたは2W>Sである。

[0042]

ESDパルスを印加するとジュール熱が発生するが、熱による破壊を防止するため、このジュール熱は広面積に分散させることが必要である。本発明者が行った実験及び解析によれば、熱が発生する面積を従来の約2倍以上とし、抵抗素子の破壊耐性を従来の2倍以上にすることが必要であることが判明した。

[0043]

図29に示した従来の半導体装置210においては、高抵抗領域230bにおいて発熱が生じる。ここで、高抵抗領域230bの長さをSとすると、発熱領域の長さはSで表される。

$[0\ 0\ 4\ 4]$

一方、図1に示した本実施形態に係る半導体素子10において熱が発生する領域は第二露出領域(中抵抗領域)14R及び露出領域(高領域抵抗)13Rである。すなわち、発熱領域の長さは(2W+S)である。このため、第二露出領域(中抵抗領域)14Rの長さ2Wを露出領域(高領域抵抗)13Rの長さSとほぼ同等または長さS以上とすることにより、

2W+S = 2S $\pm ct$ 2W+S>2S

となり、発熱領域の面積を従来の2倍以上にすることができる。

[0045]

さらに、第二露出領域14Rの表面長さWはN+拡散層14の深さDと等しい

か、あるいは、深さDよりも大きく設定されている。

[0046]

すなわち、W≧Dである。

[0047]

図3 (A) は、従来の半導体素子210における電流経路の長さL1を示す概略図であり、図3 (B) は、本実施形態に係る半導体素子10における電流経路の長さL2を示す概略図である。

[0048]

図3 (B) に示すように、本実施形態に係る半導体素子10の中抵抗領域14 Rにおいては、電流は矢印X2に沿って流れる。

[0049]

従って、中抵抗領域14Rを流れる電流の経路の長さL2は

 $L 2 = 2 \times (W^2 + D^2) 1/2$

となる。

[0050]

一方、従来の半導体素子においても、電流がN+拡散層 2 0 2 を全く流れないわけではなく、低抵抗領域に電流が流れる過程において、いくらかの電流が矢印 X 1 に沿ってN+拡散層 2 0 2 にも流れているものと考えられる。この場合の電流経路 L 1 は

 $L 1 = 2 \times D$

である。

 $[0\ 0\ 5\ 1]$

 $L 2 = 2 \times (W^2 + D^2)$ 1/2 = 2 × (D2) 1/2 = 2 × D = L 1 となる。

[0052]

すなわち、W《Dである場合には、電流の経路の長さL2は従来の半導体素子における電流の経路の長さL1と同等であり、従って、従来の半導体素子と同等

の耐性しか得ることができない。

[0053]

このため、W≥Dと設定することにより、N+拡散層 1 4 を流れる電流の経路 長さを従来の半導体素子における経路長さよりも大きくし、従来の半導体素子よ りも大きな耐性を得ることができる。

[0054]

本実施形態に係る半導体素子10においては、シリサイド層12が低抵抗領域を、N+拡散層14の第二露出領域14Rが中抵抗領域を、Nウェル13の露出領域13Rは高抵抗領域をそれぞれ形成している。

[0055]

図2は、半導体素子10の図1の断面上の各位置と、印加される電圧との関係を示すグラフであり、従来の半導体素子210における同様の関係を示す図29 (B) に対応するグラフである。

[0056]

図2に示されているように、従来の半導体素子210(図29(B))の場合と同様に、中抵抗領域を形成している第二露出領域14R及び高抵抗領域を形成している露出領域13Rにおいては、電圧降下が発生している。しかしながら、図29(B)に示したグラフにおいては、電圧降下の勾配は一定であったのに対して、図2に示したグラフにおいては、中抵抗領域を形成している第二露出領域14Rにおける電圧降下の勾配 θ 1と高抵抗領域を形成している露出領域13Rにおける電圧降下の勾配 θ 2とは異なっている。具体的には、中抵抗領域を形成している第二露出領域14Rにおける電圧降下の勾配 θ 1の方が高抵抗領域を形成している第二露出領域14Rにおける電圧降下の勾配 θ 1の方が高抵抗領域を形成している露出領域13Rにおける電圧降下の勾配 θ 2よりも小さくなっている

[0057]

このように、各抵抗領域における勾配 θ 1、 θ 2 が異なることにより、半導体素子 1 0 において電圧が V 1 から V 2 まで降下する結果として発熱が生じる領域は、従来の半導体素子 2 1 0 において電圧が V 1 から V 2 まで降下する結果として発熱が生じる領域よりも広くなる。これを一次元的な量、すなわち、長さに置

き換えて考えると、従来の半導体素子 2 1 0 において発熱が生じる領域の長さは L 1 であったのに対して、本実施形態に係る半導体素子 1 0 において発熱が生じる領域の長さは L 2 であり、各抵抗領域における勾配 θ 1 、 θ 2 が異なることの 結果として、長さ L 2 は長さ L 1 L L 1

[0058]

このため、従来の半導体素子210における電圧降下量と本実施形態に係る半導体素子10における電圧降下量とが同一、すなわち、電圧降下に伴う発熱量が同一であっても、本実施形態に係る半導体素子10において発熱が生じる領域の方が従来の半導体素子210において発熱が生じる領域よりも広いため、本実施形態に係る半導体素子10は、高抵抗領域(露出領域13R)への発熱の集中を抑制することができると同時に、従来の半導体素子210よりも小さい温度上昇率を達成することができる。従って、高抵抗領域における発熱による破壊を防止することができる。

[0059]

このように、本実施形態に係る半導体素子10においては、高抵抗領域(露出領域または第一表面領域13R)の周囲に中抵抗領域(第二露出領域または第二表面領域14R)を形成し、さらに、中抵抗領域(第二露出領域または第二表面領域14R)の周囲に低抵抗領域(シリサイド層12)を形成している。このため、半導体素子10の抵抗値が位置に応じて段階的に変化し、高抵抗領域(露出領域13R)に発熱が集中することがない。従って、従来の半導体素子210のように高抵抗領域のみで抵抗素子を形成する場合と比較して、静電気破壊に対する耐性をより高くすることができる。

[0060]

さらに、本実施形態に係る半導体素子10においては、抵抗素子は、高抵抗領域(露出領域または第一表面領域13R)、中抵抗領域(第二露出領域または第二表面領域14R)及び低抵抗領域(シリサイド層12)の3種類の抵抗領域から形成されているため、抵抗素子を低抵抗領域または中抵抗領域のみから形成した半導体素子と比較して、所望の抵抗値をより小さい領域で達成することができるため、半導体素子全体の面積を小さくすることが可能である。

[0061]

このように、本実施形態に係る半導体素子10によれば、3種類の抵抗領域が 混在することにより、小面積でありながら、静電気破壊(ESD)に対する高い 耐性を有する抵抗素子もしくは静電気保護回路を形成することができる。

[0062]

以下、図4を参照して、静電気破壊(ESD)に対する耐性の向上について説明する。

[0063]

図4(A)は、ドレイン抵抗がない場合の保護素子のスナップバック特性を示す曲線A1、従来の半導体素子において使用されている保護素子のスナップバック特性を示す曲線A2、本実施形態に係る半導体素子10において使用されている保護素子のスナップバック特性を示す曲線A3、をそれぞれ示すグラフであり、縦軸は電流 [A]、縦軸はドレイン電圧 [V] をそれぞれ示す。図4(B)は、保護素子を含む半導体素子の等価回路図である。

[0064]

図4に示す例においては、保護素子はMOSトランジスタからなるものとする

[0065]

保護素子としてのMOSトランジスタがブレークダウンすると、ドレインから 基板に電流が流れる(点A)。

[0066]

図4 (B) に示すように、ドレインと基板との間には基板の寄生抵抗があるため、ドレインから基板に電流が流れると、基板電位が上昇し、寄生素子であるバイポーラトランジスタTrがオンする「スナップバック」という動作が起こる(点B)。

[0067]

その後、寄生バイポーラトランジスタTrやドレイン抵抗RDが破壊するまで、電流は流れ続ける。

[0068]

スナップバックした後の特性曲線の傾斜は寄生バイポーラトランジスタTrが オンしたときの抵抗値とドレインの抵抗値とによって決定される。

[0069]

図4 (A) の曲線A 1 はドレインに抵抗がない場合の曲線であるため、傾斜は 急峻であるが、曲線A 2 及びA 3 においては、ドレインに抵抗を接続しているた め、比較的緩やかな傾斜になっている。

[0070]

曲線A2に示すように、従来の半導体素子においては、ドレインの抵抗素子に 局所的に高熱が発生するため、ドレイン抵抗がない場合(曲線A1)と比較して も、破壊電流は小さい。

[0071]

これに対して、曲線A3に示すように、本実施形態に係る半導体素子10においては、抵抗素子の破壊耐性を向上させることができるので、破壊電流の値も従来の半導体素子における破壊電流の値よりも大きくなる。破壊電流の値が向上することにより、半導体素子そのものの静電気破壊に対する耐性も向上する。

[0072]

図5乃至図16は、本実施形態に係る半導体素子10の各製造過程を示す断面 図である。以下、図5乃至図16を参照して、本実施形態に係る半導体素子10の製造方法の一例を説明する。

[0073]

先ず、図5に示すように、P型半導体基板11の表面上に所定のパターンを有するフォトレジスト15を形成する。

[0074]

次いで、図6に示すように、フォトレジスト15をマスクとして、P型半導体 基板11に低濃度のN型不純物を注入し、第一の不純物濃度を有する第一領域と してのNウェル13を形成する。

[0075]

この後、図7に示すように、P型半導体基板11上のフォトレジスト15を除去する。

[0076]

次いで、図8に示すように、第二領域としてのN+拡散層14を形成するためのパターンを有するフォトレジスト16をP型半導体基板11の表面上に形成する。

[0077]

次いで、図9に示すように、フォトレジスト16をマスクとして、P型半導体 基板11に高濃度のN型不純物を注入し、第一の不純物濃度よりも高い不純物濃 度を有する第二領域としてのN+拡散層14をNウェル13内に形成する。

[0078]

この後、図10に示すように、P型半導体基板11上のフォトレジスト16を除去する。この段階においては、Nウェル13は、P型半導体基板11の表面に露出している露出領域(または、第一表面領域)13Rを有しており、二つのN+拡散層14は露出領域13Rを囲むようにして形成されている。

[0079]

次いで、図11に示すように、P型半導体基板11上に全面にわたってシリコン酸化膜17を形成する。

[0800]

次いで、図12に示すように、露出領域(または、第一表面領域)13R及び 第二露出領域(または、第二表面領域)14Rを形成するためのパターンを有す るフォトレジスト18をシリコン酸化膜17上に形成する。

[0081]

次いで、図13に示すように、フォトレジスト18をマスクとして、シリコン酸化膜17をエッチングする。

[0082]

この後、図14に示すように、シリコン酸化膜17上のフォトレジスト18を 除去する。

[0083]

次いで、図15に示すように、P型半導体基板11及びシリコン酸化膜17の 全面にわたって金属膜をスパッタリングにより形成する。この後、熱処理を行う ことにより、P型半導体基板11及びシリコン酸化膜17上の金属膜はシリコンと反応し、シリサイド層12を形成する。

[0084]

次いで、図16に示すように、エッチングにより、シリコン酸化膜17及びその上のシリサイド層を除去する。この場合、シリコン酸化膜17上の金属膜はエッチングの際に化学反応により除去されるが、シリサイド化した金属膜(すなわち、シリサイド層12)はエッチングによっては除去されにくいため、P型半導体基板11上のシリサイド層12のみが残る。

[0085]

以上の過程を経て、図1に示した本実施形態に係る半導体素子10が形成される。

[0086]

図17は、本実施形態に係る半導体素子10を備える半導体装置110の断面 図である。なお、図17において、明示されたものを除き、図1に示した半導体 素子10の構成要素と同一の構成要素には同一の符号を付けて示す。

[0087]

半導体装置110においては、P型半導体基板11には、第二領域としての第 1、第2及び第3のN+拡散層14A、14B、14Cが形成されており、N+拡 散層14A、14B、14Cの各々の上には第1、第2及び第3のシリサイド層 12A、12B、12Cがそれぞれ形成されている。

[0088]

P型半導体基板11、Nウェル13、第2及び第3のN+拡散層14B、14 C(半導体素子10におけるN+拡散層14に対応している)、第2及び第3の シリサイド層12B、12C(半導体素子10におけるシリサイド層12に対応 している)が本実施形態に係る半導体素子10を形成している。

[0089]

第1のシリサイド層12Aは、第2及び第3のシリサイド層12B、12Cとは異なり、第1のN+拡散層14Aの全体を覆っている。

[0090]

第1のシリサイド層12A上にはソース電極111が、第3のシリサイド層1 2C上にはドレイン電極112がそれぞれ形成されている。

[0091]

また、第1のシリサイド層12Aと第2のシリサイド層12Bとの間には、P型半導体基板11上に形成されたゲート絶縁膜113と、ゲート絶縁膜113上に形成されたゲート電極114と、ゲート絶縁膜113及びゲート電極114の周囲に形成されたサイドウォール115と、からなるゲート電極構造が形成されている。

[0092]

さらに、ゲート絶縁膜113の周囲には、P型半導体基板11の表面にLDD 注入領域116が形成されている。

[0093]

半導体装置110は本実施形態に係る半導体素子10の構造をそのまま備えているので、本実施形態に係る半導体素子10によって与えられる効果をそのまま有する。すなわち、半導体装置110は、半導体素子の部分において、3種類の抵抗領域が混在することにより、小面積でありながら、静電気破壊(ESD)に対する高い耐性を有する抵抗素子もしくは静電気保護回路を形成している。

[0094]

以下、半導体装置110の製造方法の一例を説明する。

[0095]

先ず、図5乃至図7に示した過程と同様の過程により、P型半導体基板11に Nウェル13を形成する。

[0096]

次いで、フォトリソグラフィー及びドライエッチングにより、P型半導体基板 11上にゲート絶縁膜113及びゲート電極114を形成する。

[0097]

その後、ゲート電極114をマスクとして、P型半導体基板11にN型不純物を導入し、LDD注入領域116を形成する。

[0098]

次いで、ゲート絶縁膜113及びゲート電極114の周囲にサイドウォール1 15を形成する。

[0099]

次いで、図8乃至図10に示した過程と同様の過程により、第1乃至第3の第 1、第2及び第3のN+拡散層14A、14B、14Cを形成する。この場合、 第1及び第2のN+拡散層14A、14Bの形成に際しては、ゲート電極114 及びサイドウォール115がマスクとして作用する。

[0100]

次いで、図11乃至図16に示した過程と同様の過程により、第1乃至第3の第1、第2及び第3のN+拡散層14A、14B、14C上に第1乃至第3のシリサイド層12A、12B、12Cを形成する。この場合、第1及び第2のシリサイド層12A、12Bの形成に際しては、ゲート電極114及びサイドウォール115がマスクとして作用する。

$[0\ 1\ 0\ 1]$

その後、フォトリソグラフィー及びドライエッチングにより、第1のシリサイド層12A上にソース電極111を、第3のシリサイド層12C上にドレイン電極112を形成する。

[0102]

以上の過程を経て、図17に示した半導体装置110が形成される。

[0103]

なお、本実施形態に係る半導体素子10はNチャネルMOSトランジスタとして示したが、基板11その他の構成要素の導電型を全て逆にして、本実施形態に係る半導体素子10をPチャネルMOSトランジスタとして構成することも可能である。

$[0\ 1\ 0\ 4\]$

また、本実施形態に係る半導体素子10は、P型半導体基板上の素子として構成したが、N型半導体基板上の素子またはSOI(Silicon On Insulator)上の素子として構成することも可能である。

(第二の実施形態)

図18は、本発明の第二の実施形態に係る半導体素子20の断面図である。

[0105]

本実施形態に係る半導体素子20は、図1に示した第一の実施形態に係る半導体素子10と比較して、第一領域の構成が異なっている。

[0106]

図1に示した第一の実施形態に係る半導体素子10においては、第一領域はNウェル13のみから形成されていたが、本実施形態に係る半導体素子20においては、第一領域は、Nウェル13と、Nウェル13に重なって形成された第三領域としてのLDD注入領域21は、Nウェル13の不純物濃度よりも高く、かつ、N+拡散層14の不純物濃度よりも低い不純物濃度を有している。従って、高抵抗領域を形成する露出領域13RはLDD注入領域21により構成されている。LDD注入領域21はP型半導体基板11の表面においてNウェル13及びN+拡散層14と重なり合っている。

[0107]

LDD注入領域21の不純物濃度は、例えば、4E13乃至4E14 (cm⁻²) である。

[0108]

以上のように、第一領域の構成が異なっている点を除いて、本実施形態に係る 半導体素子20は第一の実施形態に係る半導体素子10と同一の構造を有してい る。このため、半導体素子10と同一の構成要素は同一の参照符号により表す。

[0109]

Nウェルの不純物濃度とLDD領域の不純物濃度とを比較すると、一般的には、LDD領域の不純物濃度の方が大きい。このため、LDD領域の単位長さ当たりの抵抗値はNウェルよりも小さく、占有面積はNウェルよりも大きく、また、電位勾配はNウェルよりも小さくなる。このため、本実施形態に係る半導体素子20は、第一の実施形態に係る半導体素子10の構成にLDD注入領域21を加えたことにより、第一の実施形態に係る半導体素子10よりも大きな耐性を得ることができる。

[0110]

以下、本実施形態に係る半導体素子20の製造方法の一例を説明する。

$[0\ 1\ 1\ 1\]$

先ず、図5乃至図7に示した過程と同様の過程により、P型半導体基板11に Nウェル13を形成する。

[0112]

次いで、P型半導体基板11にN型不純物を導入し、P型半導体基板11の表面にLDD注入領域21を形成する。

[0113]

以下、第一の実施形態に係る半導体素子10の製造過程と同様の過程を実施することにより、本実施形態に係る半導体素子20が製造される。

[0114]

図19は、本実施形態に係る半導体素子20を備える半導体装置120の断面 図である。なお、図19において、図17に示した半導体装置110の構成要素 と同一の構成要素には同一の符号を付けて示す。

[0115]

図17に示した半導体装置110においては、LDD注入領域116はゲート 絶縁膜113の端部(図17における右側の端部)から第2のシリサイド層12 Bの下方、すなわち、Nウェル13と重なり合わない領域までしか形成されてい なかったが、半導体装置120においては、LDD注入領域21はNウェル13 と全体的に重なり合うように形成されている。この点を除いて、半導体装置12 0は図17に示した半導体装置110と同一の構造を有している。

[0116]

半導体装置120は本実施形態に係る半導体素子20の構造をそのまま備えているので、本実施形態に係る半導体素子20によって与えられる効果をそのまま有する。

[0117]

以下、半導体装置120の製造方法の一例を説明する。

[0118]

半導体装置120の製造に際しては、図17に示した半導体装置110の製造 方法において、LDD注入領域116の長さを変更する。LDD注入領域116 の長さを変更することのみによって、他の過程に変更を加えることなく、半導体 装置110の製造方法と同様の方法により、半導体装置120を製造することが できる。

[0119]

なお、本実施形態に係る半導体素子20はNチャネルMOSトランジスタとして示したが、基板11その他の構成要素の導電型を全て逆にして、本実施形態に係る半導体素子20をPチャネルMOSトランジスタとして構成することも可能である。

[0120]

また、本実施形態に係る半導体素子20は、P型半導体基板上の素子として構成したが、N型半導体基板上の素子またはSOI(Silicon On Insulator)上の素子として構成することも可能である。

(第三の実施形態)

図20は、本発明の第三の実施形態に係る半導体素子30の断面図である。

$[0 \ 1 \ 2 \ 1]$

本実施形態に係る半導体素子30は、図1に示した第一の実施形態に係る半導体素子10と比較して、第一領域の構成が異なっている。

[0122]

図1に示した第一の実施形態に係る半導体素子10においては、第一領域はNウェル13から形成されていたが、本実施形態に係る半導体素子30においては、第一領域はP型半導体基板11の表面に形成されたLDD注入領域31からなっている。従って、高抵抗領域を形成する露出領域13RはLDD注入領域31により構成される。LDD注入領域31はP型半導体基板11の表面においてN+拡散層14と重なり合っている。

[0123]

LDD注入領域31の不純物濃度は、例えば、4E13乃至4E14 (cm⁻²) である。

[0124]

以上のように、第一領域の構成が異なっている点を除いて、本実施形態に係る 半導体素子30は第一の実施形態に係る半導体素子10と同一の構造を有してい る。このため、半導体素子10と同一の構成要素は同一の参照符号により表す。

[0125]

本実施形態に係る半導体素子30においても、第一の実施形態に係る半導体素子10と同様に、抵抗素子は、高抵抗領域(露出領域13R)、中抵抗領域(第二露出領域14R)及び低抵抗領域(シリサイド層12)の3種類の抵抗領域から形成される。このため、小面積でありながら、静電気破壊(ESD)に対する高い耐性を有する抵抗素子もしくは静電気保護回路を形成することができる。

[0126]

以下、本実施形態に係る半導体素子30の製造方法の一例を説明する。

[0127]

先ず、図5乃至図7に示した過程と同様の過程により、P型半導体基板11に Nウェル13に代えてLDD注入領域31を形成する。

[0128]

以下、第一の実施形態に係る半導体素子10の製造過程と同様の過程を実施することにより、本実施形態に係る半導体素子30が製造される。

[0129]

図21は、本実施形態に係る半導体素子30を備える半導体装置130の断面 図である。なお、図21において、図17に示した半導体装置110の構成要素 と同一の構成要素には同一の符号を付けて示す。

[0130]

図17に示した半導体装置110においては、LDD注入領域116はゲート 絶縁膜113の端部(図17における右側の端部)から第2のシリサイド層12 Bの下方、すなわち、第2のN+拡散層14Bと部分的に重なり合う領域までし か形成されていなかったが、半導体装置130においては、図19に示した半導 体装置120の場合と同様に、LDD注入領域31は第2のN+拡散層14B及 び第3のN+拡散層14Cと全体的に重なり合うように形成されている。

[0131]

さらに、半導体装置130には、半導体装置110には形成されていたNウェル13は形成されていない。

[0132]

これらの点を除いて、半導体装置130は図17に示した半導体装置110と 同一の構造を有している。

[0133]

半導体装置130は本実施形態に係る半導体素子30の構造をそのまま備えているので、本実施形態に係る半導体素子30によって与えられる効果をそのまま有する。

[0134]

以下、半導体装置130の製造方法の一例を説明する。

[0135]

半導体装置130は、図19に示した半導体装置120の製造方法においてNウェル13を形成する過程を除く全ての過程を同様に実施することにより、製造することができる。

[0136]

なお、本実施形態に係る半導体素子30はNチャネルMOSトランジスタとして示したが、基板11その他の構成要素の導電型を全て逆にして、本実施形態に係る半導体素子30をPチャネルMOSトランジスタとして構成することも可能である。

[0137]

また、本実施形態に係る半導体素子30は、P型半導体基板上の素子として構成したが、N型半導体基板上の素子またはSOI(Silicon On Insulator)上の素子として構成することも可能である。

(第四の実施形態)

図22は、本発明の第四の実施形態に係る半導体素子40の断面図である。

[0138]

本実施形態に係る半導体素子40は、図18に示した第二の実施形態に係る半

導体素子20と比較して、以下の点が異なっている。

[0139]

すなわち、本実施形態に係る半導体素子40においては、図18に示した半導体素子20において露出領域(または、第一表面領域)13Rを形成していたLDD注入領域21に代えて、フィールド酸化膜41が形成されている。この点を除いて、本実施形態に係る半導体素子40は図18に示した第二の実施形態に係る半導体素子20と同一の構造を有している。

[0140]

このように、フィールド酸化膜41を形成することにより、露出領域13Rは失われるが、フィールド酸化膜41が露出領域13Rと同様の機能を奏するため、本実施形態に係る半導体素子40は第一の実施形態に係る半導体素子10と同様の効果を奏する。すなわち、本実施形態に係る半導体素子40によれば、高抵抗領域、中抵抗領域及び低抵抗領域の3種類の抵抗領域が混在することにより、小面積でありながら、静電気破壊(ESD)に対する高い耐性を有する抵抗素子もしくは静電気保護回路を形成することができる。

[0141]

なお、本実施形態に係る半導体素子40は第二の実施形態に係る半導体素子20をベースとしたが、図1に示した第一の実施形態に係る半導体素子10または図20に示した第三の実施形態に係る半導体素子30をベースとすることが可能である。

[0142]

すなわち、第一の実施形態に係る半導体素子10におけるNウェル13の露出 領域13Rまたは第三の実施形態に係る半導体素子30におけるLDD注入領域 31の露出領域13Rにフィールド酸化膜41を形成することも可能である。

[0143]

以下、本実施形態に係る半導体素子40の製造方法の一例を説明する。

[0144]

先ず、図5乃至図7に示した過程と同様の過程により、P型半導体基板11に Nウェル13を形成する。

[0145]

次いで、公知の方法により、Nウェル13内にフィールド酸化膜41を形成する。

[0146]

以下、第二の実施形態に係る半導体素子20の製造過程と同様の過程を実施することにより、本実施形態に係る半導体素子40が製造される。なお、フィールド酸化膜41はLDD注入領域21及びN+拡散層14を形成する際にマスクとして用いることができる。

[0147]

図23は、本実施形態に係る半導体素子40を備える半導体装置140の断面 図である。なお、図23において、図19に示した半導体装置120の構成要素 と同一の構成要素には同一の符号を付けて示す。

[0148]

半導体装置140は、図19に示した半導体装置120と比較して、第2のN+拡散層14B及び第3のN+拡散層14Cの間において露出領域13Rを形成していたLDD注入領域21に代えて、フィールド酸化膜41が形成されている。この点を除いて、半導体装置140は図19に示した半導体装置120と同一の構造を有している。

[0149]

半導体装置 1 4 0 は本実施形態に係る半導体素子 4 0 の構造をそのまま備えているので、本実施形態に係る半導体素子 4 0 によって与えられる効果をそのまま有する。

[0150]

以下、半導体装置140の製造方法の一例を説明する。

[0151]

先ず、P型半導体基板11にNウェル13を形成した後、公知の方法により、 Nウェル13内にフィールド酸化膜41を形成する。以下、半導体装置120の 製造方法と同一の過程を実施することにより、半導体装置140を製造すること ができる。なお、フィールド酸化膜41はLDD注入領域21、第2のN+拡散 層14B及び第3のN+拡散層14Cを形成する際にマスクとして用いることができる。

[0152]

なお、本実施形態に係る半導体素子40はNチャネルMOSトランジスタとして示したが、基板11その他の構成要素の導電型を全て逆にして、本実施形態に係る半導体素子40をPチャネルMOSトランジスタとして構成することも可能である。

[0153]

また、本実施形態に係る半導体素子 40 は、P型半導体基板上の素子として構成したが、N型半導体基板上の素子またはSOI (Silicon On In sulator) 上の素子として構成することも可能である。

(第五の実施形態)

図24は、本発明の第五の実施形態に係る半導体素子50の断面図である。

[0154]

本実施形態に係る半導体素子50は、図18に示した第二の実施形態に係る半導体素子20と比較して、以下の点が異なっている。

[0155]

すなわち、本実施形態に係る半導体素子50においては、露出領域(または、第一表面領域)13R上に、P型半導体基板11上に形成されたゲート酸化膜51と、ゲート酸化膜51上に形成されたゲート電極52と、ゲート酸化膜51及びゲート電極52の周囲に形成されたサイドウォール53と、からなるゲート電極5が形成されている。LDD注入領域21は、ゲート酸化膜51の下方の領域には形成されていない。これらの点を除いて、本実施形態に係る半導体素子50は図18に示した第二の実施形態に係る半導体素子20と同一の構造を有している。

[0156]

上述の第一乃至第三の実施形態に係る半導体素子10、20及び30においては、高抵抗領域13Rは、N+拡散層14を形成する高濃度N型不純物注入工程の際のマスクパターンにより、画定される。

[0157]

これに対して、本実施形態に係る半導体素子50においては、高抵抗領域13 Rは基板上に形成したポリシリコンの位置により決定される。このポリシリコンはトランジスタのゲート電極52を形成する工程において形成されるため、N+拡散層14を形成する高濃度N型不純物注入工程の際のマスクパターンと比較して、より高精度かつより微細に加工することが可能である。従って、本実施形態に係る半導体素子50は、第一乃至第三の実施形態に係る半導体素子10、20及び30と比較して、より高精度かつより微細に設計することが可能である。

[0158]

以下、本実施形態に係る半導体素子50の製造方法の一例を説明する。

[0159]

先ず、図5乃至図7に示した過程と同様の過程により、P型半導体基板11に Nウェル13を形成する。

[0160]

次いで、フォトリソグラフィー及びドライエッチングにより、P型半導体基板 11上にゲート絶縁膜51及びゲート電極52を形成する。

$[0\ 1\ 6\ 1]$

その後、ゲート電極52をマスクとして、P型半導体基板11にN型不純物を導入し、LDD注入領域21を形成する。

[0162]

次いで、ゲート絶縁膜51及びゲート電極52の周囲にサイドウォール53を 形成する。

[0163]

次いで、図8乃至図10に示した過程と同様の過程により、N+拡散層14を 形成する。この場合、N+拡散層14の形成に際しては、ゲート電極52及びサイドウォール53がマスクとして作用する。

$[0\ 1\ 6\ 4]$

次いで、図11乃至図16に示した過程と同様の過程により、N+拡散層14 上にシリサイド層12を形成する。

[0165]

以上の過程を経て、図24に示した半導体装置50が形成される。

[0166]

図25は、本実施形態に係る半導体素子50を備える半導体装置150の断面 図である。なお、図25において、図19に示した半導体装置120の構成要素 と同一の構成要素には同一の符号を付けて示す。

[0167]

半導体装置150においては、露出領域13R上に、P型半導体基板11上に 形成されたゲート酸化膜51と、ゲート酸化膜51上に形成されたゲート電極5 2と、ゲート酸化膜51及びゲート電極52の周囲に形成されたサイドウォール 53と、からなるゲート電極構造が形成されている。LDD注入領域21は、ゲート酸化膜51の下方の領域には形成されていない。これらの点を除いて、半導体装置150は図19に示した半導体装置120と同一の構造を有している。

[0168]

半導体装置 150 は本実施形態に係る半導体素子 50 の構造をそのまま備えているので、本実施形態に係る半導体素子 50 によって与えられる効果をそのまま有する。

[0169]

以下、半導体装置150の製造方法の一例を説明する。

[0170]

図19に示した半導体装置120を製造する際に、第1のシリサイド層12Aと第2のシリサイド層12Bとの間に、ゲート酸化膜113とゲート電極114とサイドウォール115とからなるゲート電極構造が形成されるが、半導体装置150を製造する際には、そのゲート電極構造と同時に、ゲート酸化膜51とゲート電極52とサイドウォール53とからなるゲート電極構造をも形成する。これ以外は半導体装置120の製造過程と同一の過程を実施することにより、半導体装置150を製造することができる。

[0171]

なお、本実施形態に係る半導体素子50はNチャネルMOSトランジスタとし

て示したが、基板11その他の構成要素の導電型を全て逆にして、本実施形態に係る半導体素子50をPチャネルMOSトランジスタとして構成することも可能である。

[0172]

また、本実施形態に係る半導体素子50は、P型半導体基板上の素子として構成したが、N型半導体基板上の素子またはSOI(Silicon On Insulator)上の素子として構成することも可能である。

[0173]

【発明の効果】

以上のように、本発明に係る半導体素子においては、高抵抗領域をなす露出領域の周囲に中抵抗領域をなす第二露出領域が形成され、さらに、第二露出領域の周囲に低抵抗領域をなすシリサイド層12が形成される。このため、半導体素子の抵抗値が位置に応じて段階的に変化し、高抵抗領域に発熱が集中することがない。従って、従来の半導体素子のように高抵抗領域のみで抵抗素子を形成する場合と比較して、静電気破壊に対する耐性を高めることができる。

[0174]

さらに、本発明に係る半導体素子においては、抵抗素子は、高抵抗領域(露出領域)、中抵抗領域(第二露出領域)及び低抵抗領域(シリサイド層)の3種類の抵抗領域から形成されているため、抵抗素子を低抵抗領域または中抵抗領域のみから形成した半導体素子と比較して、所望の抵抗値をより小さい領域で達成することができ、半導体素子全体の面積を小さくすることが可能である。

[0175]

このように、本発明に係る半導体素子によれば、3種類の抵抗領域が混在することにより、小面積でありながら、静電気破壊(ESD)に対する高い耐性を有する抵抗素子もしくは静電気保護回路を形成することができる。

【図面の簡単な説明】

[図1]

本発明の第一の実施形態に係る半導体素子の断面図である。

【図2】

図1に示した第一の実施形態に係る半導体素子の断面上の各位置と、印加される電圧との関係を示すグラフである。

【図3】

従来の半導体素子おける電流経路の長さ(図3 (A))及び本発明の第一の実施形態に係る半導体素子における電流経路の長さ(図3 (B))を示す断面図である。

【図4】

従来の半導体素子及び本発明の第一の実施形態に係る半導体素子のそれぞれに おける電流ードレイン電圧曲線を示すグラフ(図4 (A))及び等価回路の回路 である(図4 (B))。

【図5】

図1に示した第一の実施形態に係る半導体素子の各製造過程を示す断面図である。

【図6】

図1に示した第一の実施形態に係る半導体素子の各製造過程を示す断面図である。

【図7】

図1に示した第一の実施形態に係る半導体素子の各製造過程を示す断面図である。

【図8】

図1に示した第一の実施形態に係る半導体素子の各製造過程を示す断面図である。

【図9】

図1に示した第一の実施形態に係る半導体素子の各製造過程を示す断面図である。

【図10】

図1に示した第一の実施形態に係る半導体素子の各製造過程を示す断面図である。

【図11】

図1に示した第一の実施形態に係る半導体素子の各製造過程を示す断面図である。

【図12】

図1に示した第一の実施形態に係る半導体素子の各製造過程を示す断面図である。

【図13】

図1に示した第一の実施形態に係る半導体素子の各製造過程を示す断面図である。

【図14】

図1に示した第一の実施形態に係る半導体素子の各製造過程を示す断面図である。

【図15】

図1に示した第一の実施形態に係る半導体素子の各製造過程を示す断面図である。

【図16】

図1に示した第一の実施形態に係る半導体素子の各製造過程を示す断面図である。

【図17】

第一の実施形態に係る半導体素子を備える半導体装置の断面図である。

【図18】

本発明の第二の実施形態に係る半導体素子の断面図である。

【図19】

第二の実施形態に係る半導体素子を備える半導体装置の断面図である。

【図20】

本発明の第三の実施形態に係る半導体素子の断面図である。

【図21】

第三の実施形態に係る半導体素子を備える半導体装置の断面図である。

【図22】

本発明の第四の実施形態に係る半導体素子の断面図である。

【図23】

第四の実施形態に係る半導体素子を備える半導体装置の断面図である。

【図24】

本発明の第五の実施形態に係る半導体素子の断面図である。

【図25】

第五の実施形態に係る半導体素子を備える半導体装置の断面図である。

【図26】

第一の従来例に係る半導体素子の断面図である。

【図27】

第二の従来例に係る半導体素子の断面図である。

【図28】

第三の従来例に係る半導体素子の断面図である。

【図29】

図29(A)は、図27に示した半導体装置のうちフィールド酸化膜及びその 周辺の領域を示す断面図であり、図29(B)は、図29(A)に示した領域に 対応する位置と、印加される電圧との関係を示すグラフである。


【符号の説明】

- 10 第一の実施形態に係る半導体素子
- 11 P型半導体基板
- 12、12A、12B、12C シリサイド層
- 13 Nウェル
- 13R 露出領域
- 14、14A、14B、14C N+拡散層
- 14R 第二露出領域
- 15、16、18フォトレジスト
- 17 酸化膜
- 20 第二の実施形態に係る半導体素子
- 21 LDD注入領域
- 30 第三の実施形態に係る半導体素子


- 31 LDD注入領域
- 40 第四の実施形態に係る半導体素子
- 41 フィールド酸化膜
- 50 第五の実施形態に係る半導体素子
- 51 ゲート酸化膜
- 52 ゲート電極
- 53 サイドウォール
- 110、120、130、140、150 半導体装置
- 111 ソース電極
- 112 ドレイン電極
- 113 ゲート絶縁膜
- 114 ゲート電極
- 115 サイドウォール
- 116 LDD注入領域

【書類名】 図面

【図1】




[図2]




【図3】


(A)




(B)




【図4】







【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】



【図15】




【図16】




【図17】

<u>110</u>




【図18】




【図19】

120




【図20】




【図21】

<u>130</u>




【図22】




【図23】

<u>140</u>




【図24】




【図25】

<u>150</u>




【図26】




【図27】

210




[図28]

220





【図29】

(A)



(B)





【要約】

【課題】半導体素子の面積を拡大することなく、静電気が印加されても高抵抗領域に発熱集中が生じない半導体素子を提供する。

【解決手段】半導体素子10は、Nウェル13及びNウェル13よりも高い不純物濃度を有するN+拡散層14を有するP型半導体基板11と、N+拡散層14上に部分的に形成されたシリサイド層12と、を備える。Nウェル13は半導体基板11の表面に露出する露出領域13Rを有しており、シリサイド層12は、N+拡散層1の一部が露出領域13Rと連続して露出する第二露出領域14Rを有するように形成されており、露出領域13Rは二つのN+拡散層14に囲まれている。シリサイド層12は低抵抗領域を、N+拡散層14の第二露出領域14Rは中抵抗領域を、Nウェル13の露出領域13Rは高抵抗領域をそれぞれ形成している。

【選択図】 図1

特願2003-066161

出願人履歴情報

識別番号

[302062931]

1. 変更年月日

2002年11月 1日

[変更理由]

新規登録

住 所

神奈川県川崎市中原区下沼部1753番地

氏 名 NECエレクトロニクス株式会社